Η Diario Económico de Taiwán él afirma que el TSMC logró un importante descubrimiento interno para su disposición final tecnología de litografía 2 nm.
ΣSegún la publicación, este hito permite a TSMC se muestra optimista sobre la implementación de la producción temprana "Producción de riesgo" 2 nm en 2023.
Aún son impresionantes los informes de que TSMC abandonará la tecnología FinFet por un nuevo transistor de efecto de campo de canal de puentes múltiples (MBCFET) basado en la tecnología Gate-All-Around (GAA). Este importante descubrimiento se acerca un año después de la creación de un equipo de interior por TSMC, cuyo objetivo era allanar el camino para el desarrollo de la litografía de 2 nm.
La tecnología MBCFET amplía la arquitectura GAAFET tomando el transistor de efecto de campo de nanocables y "extendiéndolo" para convertirlo en una nanoplaca. La idea principal es hacer que el transistor de efecto de campo sea XNUMXD.
Este nuevo transistor semiconductor complementario de óxido de metal puede mejorar el control del circuito y reducir las fugas de corriente. Esta filosofía de diseño no es exclusiva de TSMC - Samsung planea desarrollar una variación de este diseño en su tecnología de litografía 3 nm.
Como siempre, Una mayor reducción en la escala de fabricación de chips tiene un costo enorme.. En particular, el costo de desarrollo de la litografía de 5 nm ya alcanzó los $ 476 millones, mientras que Samsung afirma que la tecnología GAA de 3 nm costará más de $ 500 millones. Por supuesto, el desarrollo de la litografía. 2 nm, superará estas cantidades ...
No te olvides de seguirlo xiaomi-miui.gr en noticias de Google para estar informado inmediatamente sobre todos nuestros nuevos artículos!
